

Vul op alle formulieren die u inlevert uw naam en studienummer in.

Tentamen Elektronische Schakelingen

Datum: vrijdag 28 juni 2002

Tijd: 09.00-12.00


Naam:	Studienummer:	Cijfer
-------	---------------	--------

Lees dit eerst


- Vul uw naam en studienummer in in de vakjes hierboven.
- Dit tentamen is een "open boek" tentamen. Het gebruik van een rekenmachine is toegestaan.
- Vul uw antwoorden in de daarvoor gereserveerde ruimten in. Eventueel kunt u extra bladen gebruiken die u dan duidelijk van uw naam en studienummer moet voorzien.
- Geef voor de antwoorden steeds een korte verklaring en geef, waar van toepassing, in grafieken de relevante waarden steeds duidelijk aan! Let steeds op de eenheden (prefixes of 10^{-x})!
- Prefixes: micro (μ) = 10^{-6} , nano = 10^{-9} , pico = 10^{-12} , femto = 10^{-15} , atto = 10^{-18}
- Zie ook de aangehechte designdata tabellen voor geïntegreerde systemen. Niet alle tabellen heb je nodig. Ze staan ook in Rabaey draft 2^e editie.

Inleiding

Er zijn heel veel toepassingen die vragen om een regelbare oscillator, en heel veel realisatiemogelijkheden. In dit tentamen gaan we een geïntegreerde digitaal regelbare regeneratieve oscillator maken, uitgaande van het principe weergegeven in onderstaand schema. Hier is R een niet-lineaire resistentie met een u - i karakteristiek zoals aangegeven in de grafiek.



Spoelen zijn weliswaar integreerbaar op een chip, maar niet regelbaar. Als oplossing wordt gekozen voor de realisatie van de regelbare inductantie met behulp van een vaste capaciteit en een regelbare gyrator. De gyrator wordt regelbaar gemaakt met een digitaal instelbare weerstand. Voor deze weerstand zijn ook weer verschillende alternatieven mogelijk, waaronder die van een aftakbare interconnect weerstand. Het prinsipeschema is als volgt.




Het schema toont drie weerstanden A-C, alle drie met waarde R , en drie schakelaars 1-3. Wanneer alle schakelaars open zijn, is de weerstand tussen de klemmen x en y gelijk aan $3R$. Wanneer schakelaar 1 gesloten is (en alle anderen open), wordt weerstand A kort gesloten en is de resulterende weerstand tussen x en y gelijk aan $2R$. Wanneer schakelaar 2 gesloten is (en alle anderen open) is de weerstand $1R$, etc. We zullen bovenstaand prinsipeschema gaan realiseren met actieve componenten. De ontwerpoverwegingen moeten leiden naar een zo gunstig mogelijke realisatie, waarbij de zowel de lineariteit als de parasitaire capaciteit van de weerstand tussen x en y van belang is.

4. Digitaal regelbare weerstand (31 punten)

Technologie gegevens voor deze vraag komen uit Rabaey draft 2^e editie, en zijn gedeeltelijk ook te vinden op het aangehechte designdata blad.

Om de oscillatie-frequentie regelbaar te maken dient, in de gekozen opzet, de inductantie L regelbaar te zijn. Dit impliceert weer dat de gyratieweerstand R en dus de transconductantie-factor G en dus de resistentie in het tegenkoppelnetwerk regelbaar moeten zijn. Stel voor het vervolg dat deze resistentie regelbaar moet zijn tussen (ongeveer) 140 en 300 Ω , in 8 stappen van 20 Ω .


Het principeschema van de afgetakte weerstand uit de inleiding gaan we nu realiseren met actieve (geïntegreerde) componenten, en we houden ook rekening met het vaste deel van de weerstand. Zie onderstaand schema. Het toont vier mogelijke varianten van het afgetakte weerstandsnetwerk. Voor de overzichtelijkheid zijn steeds 4 aftaksecties getekend. Dat illustreert het principe net zo goed, maar de eigenlijke vragen gaan over situaties met 8 aftaksecties. De varianten verschillen in de plaats van de vaste weerstand (dat stuk wat niet afgetakt moet worden) en de plaats van de gemeenschappelijke aansluiting van de transistoren aan het weerstandnetwerk. De bovenste aansluitingen zijn signaalpunten, en de driehoekjes onderaan vertegenwoordigen 'aarde'. (Een zijde van de weerstand is dus geaard.) Belangrijke ontwerpoverwegingen zijn de lineariteit en de relevante parasitaire capaciteit van de schakeling.



4.1 *Gevraagd:* Uitgaande van de bovenstaande ontwerpoverwegingen en realisatiemogelijkheden voor de afgetakte weerstand, welke variant heeft de voorkeur? Verklaar uw antwoord.

Variant heeft de voorkeur. **Verklaring:**

Voor een aftaksectie is onderstaande layout ontworpen. Deze secties kunnen verticaal op elkaar gestapeld worden om zo tot 8 secties te komen. Het polysilicium is zogenaamd ongesilicideerd met een weerstand van $150\Omega/\square$. De breedtes W_1 en W_2 zijn slechts schematisch weergegeven. Dat betekent dat ze nog aangepast moeten worden zodanig dat de schakeling de gewenste elektrische eigenschappen krijgt. Bij aanpassen van W_1 en W_2 moet natuurlijk ook het aantal contactgaten aangepast worden.



4.2 *Gevraagd:* Bepaal W_1 zodanig dat de weerstand van een sectie zo goed mogelijk gelijk is aan 20Ω , en rond af op de dichtstbijzijnde gehele waarde van λ .

$W_1 > \lambda$ Berekening:

Je zou willen dat als een shunt transistor aanstaat, dat de bijbehorende sectie-weerstanden compleet en ideaal overbrugd worden. Helaas is er in de praktijk een beperking m.b.t. de aan-weerstand van de transistoren, en kunnen we deze transistoren alleen maar heel breed maken om de aan-weerstand voldoende laag te maken.

4.3 *Gevraagd:* Bepaal de minimaal benodigde breedte W_2 zodanig dat de aan-weerstand $< 4\Omega$. Reken voor de aan-weerstand van een transistor met de hellingshoek van de $I_{DS}-V_{DS}$ curve bij $V_{GS}=2.5V$ rondom $V_{DS} = 0$. Ga uit van de transistorgegevens uit Rabaey 2^e editie, zoals (gedeeltelijk) samengevat op het tabellenblad.

$W_2 > \lambda$ Berekening:

Als we willen kijken naar het dynamische gedrag van de schakeling, moeten we ons realiseren dat de afgetakte weerstand een relatief grote parasitaire capaciteit heeft. Deze ontstaat gedeeltelijk door de weerstand zelf (d.w.z. de oppervlakte en omtrek van het polysilicium gebied), maar voor een nog groter gedeelte door de parasitaire capaciteiten van de shunt (overbrugging) transistoren. Beschouw nu één sectie, zoals in de layout. De transistor in deze sectie is aan één zijde aangesloten aan het gemeenschappelijke knooppunt, en aan één zijde aan de afgetakte weerstand. De zijde van het gemeenschappelijke knooppunt wordt in de layout aangegeven met A en de zijde van de afgetakte weerstand met B .

4.4 *Gevraagd:* Geef een formule voor de totale capaciteit van één weerstandssectie aan de B-zijde van de transistor. Deze capaciteit is de som van de capaciteit van de sectieweerstand en de junctie- en overlap capaciteit van de transistor. De junctiecapaciteit is in principe niet-lineair,

geef nauwkeurig aan hoe je deze lineariseert. Druk je antwoord uit in W_1 en W_2 , die gemeten moeten worden in μm .

$C =$ $x W_1 +$ $x W_2$ [F] **Berekening:**

Wanneer W_2 heel groot wordt, kunnen we een niet te verwaarlozen RC-looptijd krijgen van het signaal op de polysilicium gate. Dit signaal wordt rechts bij x aangeboden en loopt over de gate naar links (naar y).

4.5 *Gevraagd:* Bereken de $t_{50\%}$ van het signaal bij y als dat bij x aangeboden wordt.

$t_{50\%} =$ [s] **Berekening:**

4.6 *Gevraagd:* Leg uit hoe je de layout zou kunnen aanpassen zodat de looptijd over de gate meer dan een factor 1000 kleiner wordt. Beschrijf duidelijk eventuele toevoegingen (weglatingen?) en hoe de afmetingen daardoor kunnen/moeten veranderen.

4.7 *Gevraagd:* Zou de schakeling belangrijk kunnen verbeteren door zogenaamde ‘transmission gates’ te gebruiken in plaats van de NMOS transistoren? Verklaar je antwoord.

Wel / niet verbeteren **Verklaring:**