

Vul op alle formulieren die je inlevert je naam en studienummer in.

Tentamen Elektronische Schakelingen (ET1205-D2)

Datum: donderdag 1 juli 2010 Tijd: 09.00 – 12.00 uur


Naam:	Studienummer:	Cijfer
-------	---------------	--------

Lees dit eerst

- Vul je naam en studienummer in in de vakjes hierboven en op de oneven bladzijden.
- Dit tentamen is “gesloten boek met toelating van één handgeschreven A4-tje, eenzijdig, als “spiekbrieffje”. Bovendien worden de overzichten van de binnenflappen van Rabaey beschikbaar gesteld.
- Het gebruik van een niet-programmeerbare rekenmachine is toegestaan. Andere rekenmachines mogen niet gebruikt worden.
- Voor de multiple-choice vragen geldt: omcirkel of vink het juiste antwoord.
- Vul je antwoorden in de daarvoor gereserveerde ruimten in. Eventueel kun je extra bladen gebruiken die je dan duidelijk van je naam en studienummer moet voorzien.
- Tenzij expliciet anders wordt vermeld, moet je steeds uitgaan van de 0.25µm technologie uit het boek van Rabaey, met een voedingsspanning (VDD) van 2.5 Volt en bijbehorende parameters zoals gegeven op de binnenkant van de achterflap. Deze worden op een apart blad beschikbaar gesteld.
- Geef voor de antwoorden steeds een korte verklaring en geef, waar van toepassing, in grafieken de relevante waarden steeds duidelijk aan! Let steeds op de eenheden.
- Prefixes: kilo (k) = 10^3 , mega (M) = 10^6 , giga (G) = 10^9 , milli (m) = 10^{-3} , micro (µ) = 10^{-6} , nano (n) = 10^{-9} , pico (p) = 10^{-12} , femto (f) = 10^{-15} , atto (a) = 10^{-18}

Vraag 1.

Illustreer in nevenstaande figuur de definities van t_{pHL} , t_{pLH} , t_f , en t_r . Geef duidelijke hulplijnen en snijpunten met de assen en bijbehorende (relatieve) waarden.



Vraag 2.

a. Leg uit wat een ‘stick diagram’ is, en waar stick diagrammen voor dienen.

b. Verklaar het begrip ‘regenerative property’ (regeneratieve eigenschap).

Vraag 3.

Een interconnect lijn op een chip is gemaakt van een materiaal met een soortelijke weerstand van $\rho = 4 \text{ m}\Omega \text{ cm}$. De draad is 1300 \AA dik, met 1 Angstrom (\AA) gelijk aan 10^{-10} m .

a. Bereken de sheet-weerstand R_s van de draad (Vergeet de juiste eenheid niet.)

$R_s =$


Berekening

b. Een draad heeft een sheet resistance R_s van $0.1 \Omega/\square$. De draad bestaat uit 2 stukken van verschillende breedte, te weten $70 \mu\text{m}$ van $0.25 \mu\text{m}$ breed en $120 \mu\text{m}$ van $0.35 \mu\text{m}$ breed. Bereken de weerstand R van de draad.

$R =$

Berekening

c. Zie onderstaand schema van een stuk bedrading op een chip. Teken daarnaast een vervangingschema met zo min mogelijk weerstanden en condensatoren (geen verdeelde elementen) voor het berekenen van de Elmore delay op knooppunt 4.



d. Geef een uitdrukking voor de Elmore delay op knooppunt 4.

Naam:	Studienummer:
-------	---------------

Vraag 4.

Gegeven is een nMOS transistor met de volgende parameters:

$k'_n = 100 \mu\text{A}/\text{V}^2$	$V_{T0n} = 0.6\text{V}$	$\gamma_n = 0.3\text{V}^{1/2}$	$\lambda_n = 0\text{V}^{-1}$	$V_{DSAT} = \infty$
$W = 8\mu\text{m}$	$L = 0.25\mu\text{m}$	$-2\phi_f = 0.6\text{V}$		

a. Bepaal de stroom I door de transistor bij $V_{GS} = 1.5\text{V}$, $V_{DS} = 1\text{V}$, $V_{SB} = 1\text{V}$.


$I =$
Berekening

Vraag 5.

Beschouw nevenstaande schakeling.

a. Teken in het schema hiernaast de symbolen 'G', 'S' en 'D' voor de betreffende aansluitingen.

b. Neem nu aan dat de transistor in het lineaire gebied is ingesteld. Geef de symbolische circuitvergelijking voor de spanning V_{OUT} . Er geldt de technologie uit het boek, maar met $\lambda = 0$ en $V_{DSAT} = \infty$. Je moet de gespecialiseerde transistorformule gebruiken, niet die met V_{MIN} . (Opm.: met de symbolische circuitvergelijking wordt een vergelijking bedoeld zonder getallen, maar met alleen de parameters.)



Vergelijking:

c. Neem nu $R = 1\text{ k}\Omega$, $V_{IN} = 0\text{ V}$, $V_{DD} = 2.5\text{ V}$, $W = 25\mu\text{m}$, $L = 0.25\mu\text{m}$. Bepaal de spanning V_{OUT} aannemende dat de transistor in het lineaire gebied is ingesteld.


$V_{OUT} =$
Berekening (meer ruimte op volgende blz, maar alleen hoofdstappen):

d. Verifieer dat de transistor bij de uitkomst V_{OUT} van het vorige onderdeel inderdaad in het lineaire gebied is ingesteld. Wanneer je geen antwoord hebt op de vorige vraag, moet je een geschikte aanname van V_{OUT} maken.

Bewijs:

Vraag 6.

a. Geef de logische functie van onderstaande schakeling. Alleen antwoord, geen berekening.



Y=

b. Wat is het exclusiviteitsprincipe? Voldoet bovenstaande schakeling daaraan? Verklaar waarom wel of waarom niet.

Voldoet aan exclusiviteitsprincipe: ja/nee

Exclusiviteitsprincipe:

Naam:

Studienummer:


Vraag 7.

a. Een standaard inverter uit de technology van het boek van Rabaey met $W_n = 2 \mu\text{m}$, $W_p = 2.5 \mu\text{m}$ en $L_n = L_p = 0.25 \mu\text{m}$ wordt belast met een capaciteit van 5fF . $V_{DD} = 2.5 \text{ V}$. Bereken de t_{pLH} .

$t_{pLH} =$

Berekening:

b. Nu is gegeven onderstaande schakeling, het pull-up gedeelte van een CMOS poort. Neem aan dat de totale belastingscapaciteit van de schakeling aan het punt Y 10 fF bedraagt. Bepaal de W/L verhoudingen van de transistoren zodat de worst-case t_{pLH} bij de gegeven belasting ten hoogste 50 ps bedraagt. Rond de W/L verhouding af op gehele getallen en noteer deze bij de transistoren in het schema.



Berekening:

c. Neem nu aan (niet het goede antwoord op de vorige vraag) dat alle transistoren een W/L verhouding van 5 hebben. Wat is dan de best-case t_{pLH} ? (Vergeet de juiste eenheid niet.) Alle ingangen van de schakeling zijn onafhankelijk.


Best case t_{pLH} :

Berekening:

Vraag 8.

Beschouw onderstaande gegevens en schakeling. Het is een zogenaamd positive edge-triggered systeem.

Schakeling	Parameter	Omschrijving
Multiplexer	t_{mux} , $t_{mux,cd}$	Maximale en minimale vertraging
Absolute waarde	t_{abs} , $t_{abs,cd}$	Maximale en minimale vertraging
Logaritme	t_{log} , $t_{log,cd}$	Maximale en minimale vertraging
Register	t_{su}	Setup time
	t_{hold}	Hold time
	t_{c-q} , $t_{c-q,cd}$	Max en min delay van Clk naar uitgang
Clock	δ	Clock skew, kan positief of negatief zijn.



Voor de antwoorden op de deelvragen a t/m b moet je alle van toepassing zijnde parameters uit de vetgedrukte kolom hierboven gebruiken. Alleen het antwoord, geen berekening/verklaring.

a. Geef een formule voor de minimale klok-periode T_{clk} .

$T_{clk} >$

b. Geef een formule voor de maximale hold time t_{hold} .

$t_{hold} <$